SPC5634MF2MLQ80 32-битови микроконтролери – MCU NXP 32-битов MCU, Power Arch ядро, 1.5MB Flash, 80MHz, -40/+125degC, Автомобилен клас, QFP 144
♠ Описание на продукта
| Атрибут на продукта | Стойност на атрибута |
| Производител: | NXP |
| Категория на продукта: | 32-битови микроконтролери - MCU |
| RoHS: | Детайли |
| Серия: | MPC5634M |
| Стил на монтаж: | SMD/SMT |
| Пакет/Калъф: | LQFP-144 |
| Ядро: | e200z3 |
| Размер на програмната памет: | 1,5 МБ |
| Размер на RAM паметта за данни: | 94 кБ |
| Ширина на шината за данни: | 32 бита |
| Резолюция на АЦП: | 2 x 8 бита/10 бита/12 бита |
| Максимална тактова честота: | 80 MHz |
| Брой входове/изходи: | 80 входа/изхода |
| Захранващо напрежение - мин.: | 1,14 V |
| Захранващо напрежение - Макс.: | 1,32 V |
| Минимална работна температура: | - 40°C |
| Максимална работна температура: | + 150°C |
| Квалификация: | AEC-Q100 |
| Опаковка: | Тава |
| Аналогово захранващо напрежение: | 5,25 V |
| Марка: | NXP Semiconductors |
| Тип RAM памет за данни: | SRAM |
| Входно/изходно напрежение: | 5,25 V |
| Чувствителност към влага: | Да |
| Продукт: | Микроконтролер |
| Тип продукт: | 32-битови микроконтролери - MCU |
| Тип програмна памет: | Светкавица |
| Количество в фабричната опаковка: | 60 |
| Подкатегория: | Микроконтролери - MCU |
| Таймери за наблюдение: | Таймер за наблюдение |
| Псевдоними на част #: | 935311091557 |
| Тегло на единица: | 1,319 г |
♠ 32-битови микроконтролери - MCU
Тези 32-битови автомобилни микроконтролери са семейство от системни (SoC) устройства, които съдържат всички функции на семейството MPC5500 и много нови функции, съчетани с високопроизводителна 90 nm CMOS технология, за да осигурят значително намаляване на разходите за функция и значително подобрение на производителността. Усъвършенстваното и рентабилно ядро на хост процесора на това семейство автомобилни контролери е изградено върху технологията Power Architecture®. Това семейство съдържа подобрения, които подобряват пригодността на архитектурата към вградени приложения, включва допълнителна поддръжка на инструкции за цифрова обработка на сигнали (DSP), интегрира технологии – като подобрен процесор за време, подобрен аналогово-цифров преобразувател с опашка, Controller Area Network и подобрена модулна входно-изходна система – които са важни за днешните приложения за задвижващи системи от по-нисък клас. Това семейство устройства е напълно съвместимо разширение на семейството MPC5500 на Freescale. Устройството има едно ниво йерархия на паметта, състоящо се от до 94 KB SRAM памет на чипа и до 1,5 MB вътрешна флаш памет. Устройството има и външен шинен интерфейс (EBI) за „калибриране“. Този външен шинен интерфейс е проектиран да поддържа повечето стандартни памети, използвани със семействата MPC5xx и MPC55xx.
• Работни параметри
— Напълно статична работа, 0 MHz – 80 MHz (плюс 2% честотна модулация – 82 MHz)
— Работен диапазон на температурата на прехода от –40 ℃ до 150 ℃
— Дизайн с ниска консумация на енергия
– Разсейване на мощност по-малко от 400 mW (номинално)
– Проектиран за динамично управление на захранването на ядрото и периферните устройства
– Софтуерно контролирано синхронизиране на периферни устройства
– Режим на спиране с ниска мощност, при който всички часовници са спрели
— Изработено по 90 nm процес
— 1.2 V вътрешна логика
— Единично захранване с 5.0 V -10%/+5% (4.5 V до 5.25 V) с вътрешен регулатор, осигуряващ 3.3 V и 1.2 V за ядрото
— Входни и изходни пинове с диапазон 5.0 V -10%/+5% (4.5 V до 5.25 V)
– 35%/65% VDDE CMOS нива на превключване (с хистерезис)
– Избираем хистерезис
– Избираем контрол на скоростта на набиране на мощност
— Nexus пинове, захранвани от 3.3 V захранване
— Проектиран с техники за намаляване на електромагнитните смущения
– Фазово заключен контур
– Честотна модулация на честотата на системния такт
– Байпасен капацитет на чипа
– Избираема скорост на навигиране и сила на задвижване
• Високопроизводителен процесор e200z335
— 32-битов програмистки модел от книгата E за архитектурата на Power
— Подобрения в кодирането с променлива дължина
– Позволява наборът от инструкции на Power Architecture да бъде опционално кодиран в смесени 16- и 32-битови инструкции
– Резултатът е по-малък размер на кода
— Единичен проблем, съвместим с 32-битова технология Power Architecture CPU
— Изпълнение по поръчка и пенсиониране
— Прецизна обработка на изключения
— Блок за обработка на клонове
– Специализиран суматор за изчисляване на адреси на клонове
– Ускорение на разклоненията чрез буфер за инструкции за предварително търсене на разклонения
— Устройство за товарене/съхранение
– Латентност на натоварване от един цикъл
– Напълно обединен
– Поддръжка на Big и Little Endian
– Поддръжка за неправилен достъп
– Нулеви мехурчета в тръбопровода при натоварване до употреба
— Тридесет и два 64-битови регистъра с общо предназначение (GPR)
— Устройство за управление на паметта (MMU) с 16-записов напълно асоциативен буфер за преобразуване (TLB)
— Отделна шина за инструкции и шина за зареждане/съхранение
— Поддръжка на векторни прекъсвания
— Латентност на прекъсването < 120 ns при 80 MHz (измерена от заявката за прекъсване до изпълнението на първата инструкция на обработчика на изключения за прекъсване)
