SPC5634MF2MLQ80 32-битови микроконтролери – MCU NXP 32-битов MCU, Power Arch ядро, 1.5MB Flash, 80MHz, -40/+125degC, автомобилен клас, QFP 144
♠ Описание на продукта
| Атрибут на продукта | Стойност на атрибута |
| производител: | NXP |
| Категория на продукта: | 32-битови микроконтролери - MCU |
| RoHS: | Подробности |
| серия: | MPC5634M |
| Стил на монтаж: | SMD/SMT |
| Опаковка/Калъф: | LQFP-144 |
| Ядро: | e200z3 |
| Размер на програмната памет: | 1,5 MB |
| Размер на RAM за данни: | 94 kB |
| Ширина на шината за данни: | 32 бита |
| Резолюция на ADC: | 2 x 8 бита/10 бита/12 бита |
| Максимална тактова честота: | 80 MHz |
| Брой I/O: | 80 I/O |
| Захранващо напрежение - мин.: | 1,14 V |
| Захранващо напрежение - Макс. | 1,32 V |
| Минимална работна температура: | - 40 С |
| Максимална работна температура: | + 150 С |
| Квалификация: | AEC-Q100 |
| Опаковка: | поднос |
| Аналогово захранващо напрежение: | 5,25 V |
| Марка: | NXP Semiconductors |
| Тип RAM за данни: | SRAM |
| I/O напрежение: | 5,25 V |
| Чувствителен към влага: | да |
| Продукт: | MCU |
| Вид на продукта: | 32-битови микроконтролери - MCU |
| Тип програмна памет: | Светкавица |
| Фабрично количество в опаковка: | 60 |
| подкатегория: | Микроконтролери - MCU |
| Таймери за наблюдение: | Таймер за наблюдение |
| Част # Псевдоними: | 935311091557 |
| Единично тегло: | 1.319 g |
♠ 32-битови микроконтролери - MCU
Тези 32-битови автомобилни микроконтролери са семейство устройства система върху чип (SoC), които съдържат всички характеристики на фамилията MPC5500 и много нови функции, съчетани с високопроизводителна 90 nm CMOS технология, за да осигурят значително намаляване на цената на функция и значително подобряване на представянето.Усъвършенстваното и рентабилно хост процесорно ядро на тази фамилия автомобилни контролери е изградено върху технологията Power Architecture®.Тази фамилия съдържа подобрения, които подобряват прилягането на архитектурата във вградени приложения, включва допълнителна поддръжка на инструкции за цифрова обработка на сигнали (DSP), интегрира технологии - като подобрен процесор за време, подобрен аналогово-цифров преобразувател с опашка, контролерна мрежа и подобрена модулна входно-изходна система—която е важна за днешните приложения от по-нисък клас за задвижване.Тази фамилия устройства е напълно съвместимо разширение на фамилията MPC5500 на Freescale.Устройството има едно ниво на йерархия на паметта, състоящо се от до 94 KB SRAM на чипа и до 1,5 MB вътрешна флаш памет.Устройството разполага и с външен шинен интерфейс (EBI) за „калибриране“.Този интерфейс на външната шина е проектиран да поддържа повечето от стандартните памети, използвани с семействата MPC5xx и MPC55xx.
• Работни параметри
— Напълно статична работа, 0 MHz– 80 MHz (плюс 2% честотна модулация – 82 MHz)
— Работен диапазон на температурата на свързване от –40 ℃ до 150 ℃
— Дизайн с ниска мощност
– По-малко от 400 mW разсейване на мощност (номинално)
– Проектиран за динамично управление на мощността на ядрото и периферните устройства
– Софтуерно контролирано часовниково стробиране на периферни устройства
– Режим на спиране с ниска мощност, със спрени часовници
— Произведен по 90 nm процес
— 1,2 V вътрешна логика
— Единично захранване с 5,0 V -10％/+5% (4,5 V до 5,25 V) с вътрешен регулатор за осигуряване на 3,3 V и 1,2 V за ядрото
— Входни и изходни щифтове с обхват 5,0 V -10%/+5% (4,5 V до 5,25 V)
– 35%/65% VDDE CMOS нива на превключване (с хистерезис)
– Избираем хистерезис
– Избираем контрол на скоростта на нарастване
— Пинове Nexus, захранвани от 3,3 V захранване
— Проектиран с техники за намаляване на EMI
– Фазова верига
– Честотна модулация на тактовата честота на системата
– Капацитет на байпаса на чипа
– Избираема скорост на завъртане и сила на задвижване
• Високопроизводителен процесор с ядро e200z335
— 32-битов модел на програмист Power Architecture Book E
— Подобрения в кодирането с променлива дължина
– Позволява наборът от инструкции на Power Architecture да бъде опционално кодиран в смесени 16 и 32-битови инструкции
– Резултатът е по-малък размер на кода
— Единичен процесор, съвместим с 32-битова технология Power Architecture
— Изпълнение по ред и пенсиониране
— Прецизна обработка на изключения
— Блок за обработка на разклонения
– Специален суматор за изчисляване на адреса на клона
– Ускоряване на клонове с помощта на буфер за инструкции за клонове
— Зареждане/съхраняване на единица
– Закъснение при зареждане с един цикъл
– Напълно тръбопроводен
– Поддръжка на Big и Little Endian
– Поддръжка за неправилен достъп
– Мехурчета в тръбопровода с нулево натоварване за използване
— Тридесет и два 64-битови регистъра с общо предназначение (GPR)
— Модул за управление на паметта (MMU) с 16-вписвания напълно асоциативен буфер за отклоняване на превода (TLB)
— Отделна шина за инструкции и шина за товарене/съхранение
— Поддръжка на векторно прекъсване
— Закъснение на прекъсване < 120 ns @ 80 MHz (измерено от заявката за прекъсване до изпълнението на първата инструкция на манипулатора на изключения за прекъсване)
