AM3352BZCZA100 Микропроцесори – MPU ARM Cortex-A8 MPU

Кратко описание:

Производители: Texas Instruments
Продуктова категория: Микропроцесори – MPU
Информационен лист:AM3352BZCZA100
Описание: IC MPU SITARA 1.0GHZ 324NFBGA
RoHS статус: Съвместим с RoHS


Подробности за продукта

Характеристика

Приложения

Продуктови етикети

♠ Описание на продукта

Атрибут на продукта Стойност на атрибута
производител: Texas Instruments
Категория на продукта: Микропроцесори - MPU
RoHS: Подробности
Стил на монтаж: SMD/SMT
Опаковка/Калъф: PBGA-324
серия: AM3352
Ядро: ARM Cortex A8
Брой ядра: 1 ядро
Ширина на шината за данни: 32 бита
Максимална тактова честота: 1 GHz
L1 кеш памет за инструкции: 32 kB
L1 кеш памет за данни: 32 kB
Работно захранващо напрежение: 1,325 V
Минимална работна температура: - 40 С
Максимална работна температура: + 125 С
Опаковка: поднос
Марка: Texas Instruments
Размер на RAM за данни: 64 kB, 64 kB
Размер на ROM с данни: 176 kB
Комплект за разработка: TMDXEVM3358
I/O напрежение: 1,8 V, 3,3 V
Тип интерфейс: CAN, Ethernet, I2C, SPI, UART, USB
L2 кеш инструкции / памет за данни: 256 kB
Тип памет: L1/L2/L3 Кеш, RAM, ROM
Чувствителен към влага: да
Брой таймери/броячи: 8 Таймер
Серия процесори: Ситара
Вид на продукта: Микропроцесори - MPU
Фабрично количество в опаковка: 126
подкатегория: Микропроцесори - MPU
Търговско наименование: Ситара
Таймери за наблюдение: Таймер за наблюдение
Единично тегло: 1.714 g

♠ Процесори AM335x Sitara™

Микропроцесорите AM335x, базирани на процесора ARM Cortex-A8, са подобрени с изображения, графична обработка, периферни устройства и индустриални интерфейсни опции като EtherCAT и PROFIBUS.Устройствата поддържат операционни системи от високо ниво (HLOS).Processor SDK Linux® и TI-RTOS се предлагат безплатно от TI.

Микропроцесорът AM335x съдържа подсистемите, показани във функционалната блокова диаграма и следва кратко описание на всяка от тях:

Той съдържа подсистемите, показани във функционалната блокова диаграма и следва кратко описание на всяка от тях:

Подсистемата на микропроцесорния модул (MPU) е базирана на процесора ARM Cortex-A8, а подсистемата PowerVR SGX™ Graphics Accelerator осигурява ускорение на 3D графики за поддръжка на ефекти на дисплея и игри.PRU-ICSS е отделен от ARM ядрото, което позволява независима работа и тактова честота за по-голяма ефективност и гъвкавост.

PRU-ICSS позволява допълнителни периферни интерфейси и протоколи в реално време като EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos и други.В допълнение, програмируемият характер на PRU-ICSS, заедно с достъпа му до пинове, събития и всички ресурси на системата върху чип (SoC), осигурява гъвкавост при внедряване на бързи отговори в реално време, специализирани операции за обработка на данни, персонализирани периферни интерфейси , и при разтоварване на задачи от другите процесорни ядра на SoC.


  • Предишен:
  • Следващия:

  • • До 1-GHz Sitara™ ARM® Cortex® -A8 32-битов RISC процесор

    – NEON™ SIMD копроцесор

    – 32KB L1 инструкции и 32KB кеш данни с откриване на единична грешка (паритет)

    – 256KB L2 кеш с код за коригиране на грешки (ECC)

    – 176 KB ROM за стартиране на чип

    – 64KB специална RAM памет

    – Емулация и отстраняване на грешки – JTAG

    – Контролер за прекъсване (до 128 заявки за прекъсване)

    • Вградена памет (споделена L3 RAM)

    – 64KB оперативна памет на контролера на паметта с общо предназначение (OCMC).

    – Достъпно за всички майстори

    – Поддържа задържане за бързо събуждане

    • Интерфейси за външна памет (EMIF)

    – Контролер mDDR(LPDDR), DDR2, DDR3, DDR3L:

    – mDDR: 200-MHz тактова честота (400-MHz скорост на данни)

    – DDR2: 266-MHz тактова честота (532-MHz скорост на данни)

    – DDR3: 400-MHz тактова честота (800-MHz скорост на данни)

    – DDR3L: 400-MHz тактова честота (800-MHz скорост на данни)

    – 16-битова шина за данни

    – 1GB общо адресируемо пространство

    – Поддържа една x16 или две x8 конфигурации на устройства с памет

    – Контролер на паметта с общо предназначение (GPMC)

    – Гъвкав 8-битов и 16-битов асинхронен интерфейс на паметта с до седем избора на чипове (NAND, NOR, Muxed-NOR, SRAM)

    – Използва BCH код за поддръжка на 4-, 8- или 16-битов ECC

    – Използва код на Hamming за поддръжка на 1-битов ECC

    – Модул за локализиране на грешки (ELM)

    – Използва се във връзка с GPMC за локализиране на адреси на грешки в данните от синдромни полиноми, генерирани с помощта на BCH алгоритъм

    – Поддържа 4-, 8- и 16-битово местоположение на грешка на 512-байтов блок, базирано на BCH алгоритми

    • Подсистема за програмируема единица в реално време и подсистема за индустриална комуникация (PRU-ICSS)

    – Поддържа протоколи като EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ и други

    – Две програмируеми единици в реално време (PRU)

    – 32-битов RISC процесор за зареждане/съхранение, способен да работи на 200 MHz

    – 8KB RAM за инструкции с откриване на единична грешка (паритет)

    – 8KB RAM за данни с откриване на единична грешка (паритет)

    – Едноцикличен 32-битов умножител с 64-битов акумулатор

    – Подобреният GPIO модул осигурява поддръжка за превключване/излизане и паралелно заключване на външен сигнал

    – 12KB споделена RAM с откриване на единична грешка (паритет)

    – Три 120-байтови регистърни банки, достъпни от всеки PRU

    – Контролер за прекъсване (INTC) за обработка на системни входни събития

    – Локална шина за свързване за свързване на вътрешни и външни мастери към ресурсите в PRU-ICSS

    – Периферни устройства в PRU-ICSS:

    – Един UART порт с щифтове за контрол на потока, поддържа до 12 Mbps

    – Един модул за подобрено улавяне (eCAP).

    – Два MII Ethernet порта, които поддържат индустриален Ethernet, като EtherCAT

    – Един MDIO порт

    • Модул за захранване, нулиране и управление на часовника (PRCM).

    – Контролира влизането и излизането от режимите на готовност и дълбок сън

    – Отговаря за последователността на заспиване, последователността на изключване на домейна на мощността, последователността на събуждането и последователността на включване на домейна на захранването

    – Часовници

    – Интегриран 15- до 35-MHz високочестотен осцилатор, използван за генериране на референтен часовник за различни системни и периферни часовници

    – Поддържа индивидуален контрол за активиране и деактивиране на часовника за подсистеми и периферни устройства за улесняване на намалена консумация на енергия

    – Пет ADPLL за генериране на системни часовници (MPU подсистема, DDR интерфейс, USB и периферни устройства [MMC и SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

    – Мощност

    – Два непревключваеми захранващи домейна (часовник в реално време [RTC], логика за събуждане [WAKEUP])

    – Три превключваеми захранващи домейна (MPU подсистема [MPU], SGX530 [GFX], периферни устройства и инфраструктура [PER])

    – Внедрява SmartReflex™ Class 2B за мащабиране на напрежението на ядрото въз основа на температурата на матрицата, вариация на процеса и производителност (Адаптивно мащабиране на напрежението [AVS])

    – Динамично мащабиране на честотата на напрежението (DVFS)

    • Часовник в реално време (RTC)

    – Информация за дата в реално време (ден-месец-година-ден от седмицата) и време (часове-минути-секунди)

    – Вътрешен 32.768-kHz осцилатор, RTC логика и 1.1-V вътрешен LDO

    – Независим вход за нулиране при включване (RTC_PWRONRSTn).

    – Специален входен щифт (EXT_WAKEUP) за външни събития за събуждане

    – Програмируемата аларма може да се използва за генериране на вътрешни прекъсвания към PRCM (за събуждане) или Cortex-A8 (за известие за събитие)

    – Програмируемата аларма може да се използва с външен изход (PMIC_POWER_EN), за да активира IC за управление на захранването за възстановяване на не-RTC захранващи домейни

    • Периферни устройства

    – До два USB 2.0 високоскоростни DRD (устройство с двойна роля) портове с интегриран PHY

    – До два индустриални Gigabit Ethernet MAC (10, 100, 1000 Mbps)

    – Интегриран превключвател

    – Всеки MAC поддържа MII, RMII, RGMII и MDIO интерфейси

    – Ethernet MAC и комутаторът могат да работят независимо от други функции

    – IEEE 1588v1 Протокол за прецизно време (PTP)

    – До два порта за контролерска мрежа (CAN).

    – Поддържа CAN версия 2 части A и B

    – До два многоканални аудио серийни порта (McASP)

    – Честоти на предаване и приемане до 50 MHz

    – До четири пина за серийни данни на McASP порт с независими TX и RX часовници

    – Поддържа мултиплексиране с разделяне на времето (TDM), Inter-IC звук (I2S) и подобни формати

    – Поддържа предаване на цифров аудио интерфейс (SPDIF, IEC60958-1 и AES-3 формати)

    – FIFO буфери за предаване и получаване (256 байта)

    – До шест UART

    – Всички UART поддържат IrDA и CIR режими

    – Всички UART поддържат RTS и CTS Flow Control

    – UART1 поддържа пълен модемен контрол

    – До два главни и подчинени серийни интерфейса McSPI

    – Избор на до два чипа

    – До 48 MHz

    – До три MMC, SD, SDIO порта

    – 1-, 4- и 8-битови MMC, SD, SDIO режими

    – MMCSD0 има специална захранваща шина за 1,8-V или 3,3-V работа

    – До 48-MHz скорост на трансфер на данни

    – Поддържа откриване на карти и защита срещу запис

    – Съответства на MMC4.3, SD, SDIO 2.0 спецификации

    – До три I 2C Master и Slave интерфейса

    – Стандартен режим (до 100 kHz)

    – Бърз режим (до 400 kHz)

    – До четири банки I/O пинове с общо предназначение (GPIO).

    – 32 GPIO пина на банка (мултиплексирани с други функционални пинове)

    – GPIO пинове могат да се използват като входове за прекъсване (до два входа за прекъсване на банка)

    – До три входа за външни DMA събития, които могат да се използват и като входове за прекъсване

    – Осем 32-битови таймера с общо предназначение

    – DMTIMER1 е таймер от 1 ms, използван за отметки на операционната система (ОС).

    – DMTIMER4–DMTIMER7 са фиксирани

    – Един таймер за наблюдение

    – SGX530 3D графичен двигател

    – Архитектура, базирана на плочки, предоставяща до 20 милиона полигони в секунда

    – Universal Scalable Shader Engine (USSE) е многонишков двигател, включващ Pixel и Vertex Shader функционалност

    – Разширен набор от функции за шейдъри в повече от Microsoft VS3.0, PS3.0 и OGL2.0

    – Поддръжка на стандартен API за Direct3D Mobile, OGL-ES 1.1 и 2.0 и OpenMax

    – Прецизно превключване на задачи, балансиране на натоварването и управление на захранването

    – Усъвършенствана геометрия, управлявана от DMA, за минимално взаимодействие с процесора

    – Програмируемо антиалиасиране на висококачествено изображение

    – Напълно виртуализирано адресиране на паметта за работа на ОС в унифицирана архитектура на паметта

    • Периферни устройства за игри

    • Домашна и промишлена автоматизация

    • Потребителски медицински уреди

    • Принтери

    • Интелигентни тол системи

    • Свързани вендинг машини

    • Везни

    • Образователни конзоли

    • Усъвършенствани играчки

    Свързани продукти